光电器件

DOI：10.16818/j.issn1001－5868.2022110203

基于时间域读出的大动态范围 CMOS 图像传感器

金少雷[1,2,3]，陈永平[1*]，陈世军[1]

（1. 中国科学院上海技术物理研究所 中国科学院红外成像材料与器件重点实验室，上海 200083；
2. 上海科技大学 信息科学与技术学院，上海 201210；3. 中国科学院大学，北京 100049）

摘　要： 设计了一款基于时间域读出的大动态范围 CMOS 图像传感器。传感器基于一种新型的结构，其可在时间域下探测高输入光强，在模拟域下探测低输入光强。该设计在传统电容反馈式跨阻放大器（CTIA）的基础上，新增了时间域测量电路，在不改变原有积分过程的同时可实现连续的大动态范围。基于 0.35 μm，5 V-CMOS 工艺进行了 256×1 线列 CMOS 图像传感器流片，光电二极管面积为 22.5 μm×22.5 μm，并对器件的光电特性进行了后仿真验证。仿真测试结果表明，基于时间域读出的图像传感器可实现 96 dB 的大动态范围，且时间域和模拟域的两路输出信号可同步输出，功耗为 7.98 mW。

关键词： CMOS 图像传感器；时间域；CTIA 像素；动态范围

中图分类号： TP391.41；TP212　**文章编号：** 1001－5868(2023)01－0008－06

A High Dynamic Range CMOS Image Sensor Based on Time Domain

JIN Shaolei[1,2,3], CHEN Yongping[1], CHEN Shijun[1]

(1. Key Lab. of Infrared Imaging Materials and Detectors, Shanghai Institute of Technical Physics, Chinese Academy of Sciences, Shanghai 200083, CHN; 2. School of Information Science and Technology, ShanghaiTech University, Shanghai 201210, CHN; 3. University of Chinese Academy of Sciences, Beijing 100049, CHN)

Abstract: A high dynamic range CMOS image sensor based on the time domain is proposed. The sensor was based on a novel structure that could detect high-input light intensity in the time domain and low-input light intensity in the analog domain. A time domain measurement circuit was added to the traditional CTIA structure, which could achieve a continuous and large dynamic range without changing the original integration process. Based on the 0.35 μm and 5 V-CMOS process, a 256×1 linear CMOS image sensor was implemented with a photodiode area of 22.5 μm×22.5 μm, and the photoelectric response of the device was fully characterized and simulated. The simulation results show that the time domain CMOS image sensor can reach the dynamic range of 96 dB, and the two output signals of time domain and analog domain can be output synchronously with the power consumption of 7.98 mW.

Key words: CMOS image sensor; time domain; CTIA; dynamic range

0　引言

CMOS 图像传感器是将硅基光敏元与片上 CMOS 读出电路集成在一起，实现光电信号转换与输出的光电探测器。动态范围是衡量 CMOS 图像传感器性能的一项重要指标，其被定义为可探测光强的范围。传统的 CMOS 图像传感器受满阱容量、曝光时间以及噪声的限制，动态范围通常在 60～70 dB[1]。在汽车电子、安防监控、气象监测等应用领域存在背光、隧道以及强太阳光等复杂光照场景，有限的动态范围会导致图像部分区域出现过曝光或欠曝光，而大动态范围 CMOS 图像传感器可在上述

收稿日期：2022－11－02.
基金项目：国家自然科学基金重大项目(42192582).
* **通信作者：**陈永平 **E-mail：** chen_yp@mail.sitp.ac.cn

场景下不损失任何图像信息，提供优秀的成像质量，应用领域广泛。

对大动态范围 CMOS 图像传感器而言，像素的响应控制是目前重点研究方向之一。2005 年 Mase 等[2-3]提出了在同一帧的曝光时间内插入多个不同的长短曝光时间的多次曝光技术。多次曝光技术只需对时序进行简单的调整，易于实现，扩展效果好，但仍需在后续对产生的多帧图像进行合成。2010 年 Kavadias 等[4]提出了对数响应图像传感器，通过工作在亚阈值的晶体管来实现对数响应，但其性能受限于工艺失配以及低光下噪声等因素。而且对数图像传感器固定模式噪声（Fixed Pattern Noise，FPN）较差，需要合适的校准技术。2011 年 Vatteroni 等和 2014 年 Chou 等[5-6]分别提出了线性-对数响应的图像传感器，以解决低光下对数传感器噪声特性差这一缺陷。低光照条件下线性响应通常表现出更高的信噪比和更低的 FPN，所以传感器低光照下成像能力得到提升，而高光照条件下对数响应又能够保证传感器有足够的探测范围。

本文设计了一种基于时间域读出大动态范围 CMOS 图像传感器。设计基于时间域和模拟域的双路输出结构且两者工作原理相互独立。在低光照下，模拟域读出电路为线性响应；在高光照下，时间域读出电路为非线性的倒数响应，克服了像素在高光强下容易饱和的缺陷。因此，图像传感器总体上呈现出线性-非线性响应特性，并具有连续的大动态范围的功能。同时这一结构不会改变传感器原有积分过程，而是在原有电路基础上添加时间域读出电路，并将双路读出信号转换为离散的全数字信号同步输出。时间域读出信号本身即为数字信号，而模拟域信号则需借助模拟-数字转换器（Analog Digital Convert，ADC）转换为数字信号。其中像素的输入级电路采用了电容反馈式跨阻放大器（Capacitor Feedback Trans-impedance Amplifier，CTIA）和光电二极管，时间域和模拟域读出电路共用同一 CTIA，读出方式为边读出边积分[7]。

1　时间域响应率

对于 CTIA 型像素而言，在极短的积分时间内，输入光强在整个曝光积分过程中可以看作是不变的。假设积分电容的值固定，那么像素积分响应斜率与输入光强线性相关。不同输入光强下的 CTIA 像素积分过程如图 1 所示。




图 1　CTIA 像素积分过程

图 1 中绿色区域由低输入光强下的积分响应曲线构成，CTIA 输出电压 V_{CTIA} 在积分结束后仍未饱和。在总积分时间确定的情况下，图 1 中积分响应率 k_A 可由积分结束后的模拟电压值 V_{CTIA} 计算得知，因此这一区域被称为模拟域（Analog Domain）区域，k_A 被称为模拟域积分响应率。低输入光强仍处于传统模拟域读出电路可探测范围内，但当光强继续增强，积分曲线逐渐从绿色的模拟域区域过渡到红色的时间域（Time Domain）区域，在积分结束前 V_{CTIA} 已饱和，模拟域读出电路机制将会失效。而根据图 1 中时间域响应率 k_T 的定义，时间域的积分响应率 k_T 由饱和时间 T_{sat} 所决定，不受 V_{CTIA} 饱和制约。模拟域读出和时间域读出的机制并不相同，因此两者可以同时测量，那么只需在原有的模拟域读出电路的基础上添加时间域读出电路，像素即可在模拟域输出电压已饱和的情况下继续检测更高强度的光强。其次，时间域和模拟域都是基于积分响应率检测输入光强，因此存在一临界积分响应率，将两个区域分隔开来，这也证明了在双路输出结构下，总体动态范围仍然是连续的。

为了实现上述基于时间域读出的大动态范围 CMOS 图像传感器，本文设计了如图 2 所示的像素以及读出电路。其中 CTIA 像素作为检测光强的输入级电路。模拟域读出电路对 CTIA 输出电压 V_{CTIA} 进行采样，可检测低输入光强，其包含采样保持结构（Sample/Hold，S/H）、源跟随器、行选通开关 S_{row} 以及 8-bit 列共享 ADC 等电路。时间域读出电路对饱和时间进行采样，可检测高输入光强，其包含施密特触发器、采样开关 S_{SCH}、行选通开关 S_{row} 以及 8-bit 的列共享计数器。像素工作时序图如图 3 中波形所示。




图 2 基于响应斜率的像素电路




图 3 像素工作时序图

检测饱和时间的原理如图 3 中黄色区域所示。当 V_{CTIA} 达到设定的饱和电压 V_{sat} 后，施密特触发器输出信号 V_{SCH} 会发生翻转。V_{SCH} 翻转会使原本处于开启状态的 S_{SCH} 断开，采样电容停止对计数器信号采样，$V_{S/H}$ 为当时计数器信号 X。而被采样的饱和时间 t_{sat} 可由下式转换。

$$t_{sat}=(256-X)\cdot t_{clk} \tag{1}$$

其中，t_{clk} 为计数器时钟周期。计数器信号在积分开始阶段处于满幅状态，然后随着积分时间增加而不断减小。

在积分结束后 Φ_S 被选通，时间域积分响应率的输出电压 V_{outH} 和模拟域积分响应率的输出电压 V_{outL} 会被同时采样到下一级电路，等待行选通信号选通。行选通信号 Φ_{row} 在下一帧积分过程中逐行选通，两路输出电压被同时读出，这一读出方式被称为边读出边积分。

如式(2)和(3)所示，增加了时间域读出电路后，传感器的动态范围从式(2)这一线性响应拓展成了线性-倒数响应，传感器在高输入光强下的检测能力得到增强。

$$k_A=(V_{CTIA}-V_{rst})/t_{int} \tag{2}$$

$$k_T=(V_{sat}-V_{rst})/t_{sat} \tag{3}$$

如图 4 所示，动态范围可从原来的最大和最小可检测光强比值改写为时间域最大积分响应率 k_{max} 和模拟域最小积分响应斜率 k_{min} 的比值，其表达式如式(4)所示。

$$DR/\mathrm{dB}=20\log(k_{max}/k_{min}) \tag{4}$$

将临界积分响应率 $k_m=V_{full}/t_{int}$ 引入式(4)得

$$DR/\mathrm{dB}=20\log\left(\frac{k_{max}}{k_m}\Big/\frac{k_m}{k_{min}}\right) \tag{5}$$




图 4 时间域最大响应率和模拟域最小响应率

将对应的积分响应率代入式(5)，可得到

$$DR/\mathrm{dB}=20\log\left(\frac{t_{int}}{T_{LSB}}\cdot\frac{V_{full}}{V_{LSB}}\right) \tag{6}$$

其中，V_{full} 为 ADC 满刻度电压。假设 ADC 的位数为 M bit，其决定了最小的电压精度；计数器为 N bit，其决定了最小的时间精度，则最终的动态范围表达式为

$$DR/\mathrm{dB}=20M\log 2+20N\log 2 \tag{7}$$

上式第一项为模拟域读出电路的动态范围；第二项为时间域读出电路所带来的额外动态范围。

2 电路架构和关键电路设计

2.1 图像传感器电路架构

图 5 给出了文中所设计 CMOS 图像传感器的框图，主要由 256×1 像素线列、模拟电路模块和数字电路模块构成。模拟电路模块包括相关双采样、列共享 ADC 和带隙基准等。数字电路包含计数器、列控制移位寄存器等。

图像传感器的工作模式为：在开始拍摄阶段，所

有的像素单元同时进行曝光积分。每一帧积分时间结束后，先将信号存储下来，在下一帧积分过程中，列控制移位寄存器控制行选通开关选通，将上一帧信号逐行读出。




图 5　CMOS 图像传感器框图

2.2　电容反馈跨阻抗放大器

CTIA 像素具有高注入效率、高线性度、低噪声等优点[8]。图 6 中 CTIA 像素由四管单端共源共栅放大器、复位开关和积分电容组成。




图 6　带有 T 型复位开关的 CTIA 电路

当重置阶段复位开关闭合，输入端和输出端相连产生自适应偏置电压。放大器开环增益为 84.49 dB，增益带宽积为 52.49 MHz，输出电压摆幅为 0.38～3.67 V，压摆率为 29.3 V/μs。

光电二极管可以被简化为图 6 中光电流 I_{PD} 和结电容 C_{PD} 相并联的模型。因此可以得到如式(8)所示 CTIA 的大信号输出电压：

$$V_{out}(t)=V_{rst}+\int_0^{t_{int}}\frac{I_{PD}}{C_{int}+\dfrac{C_{int}+C_{PD}}{A}}\mathrm{d}t \quad (8)$$

其中，t_{int} 为积分时间，C_{int} 为积分电容，A 为放大器的开环增益，若 $A>70$ dB，式中包含 A 的项可忽略不计。此时，CTIA 积分响应斜率完全由光电流和积分电容所决定，并具有高线性度。

传统的 CTIA 复位管在亚阈值漏电流和漏致势垒降低效应（Drain-Induced Barrier Lowering，DIBL）[9]影响下，仍然会有部分泄漏电流经过复位管，对微光强下的积分电路线性度产生较大的影响。因此本文复位管采用了 T 型开关作为漏电流隔离结构。当 CTIA 复位，M1 和 M2 导通，M3 截止。当 CTIA 积分时，M1 和 M2 截止，M3 导通。M1 管源漏电压在积分过程中恒定，漏电流也恒定，优化了像素在微光下的积分线性度和动态范围。

2.3　时间域测量电路

时间域读出电路主要用于测量 CTIA 输出电压恰好饱和时的饱和时间，通过饱和时间来表示积分响应率，因此需要比较器作为饱和判断模块，来判断 CTIA 是否饱和。而传统的比较器通常由差分运放构成，只有一个可比较电压，当输入端有噪声来回多次穿越该电压时，输出端会受到干扰，输出状态出现不正常转换的现象。

因此本文采用了施密特触发器替代传统的比较器作为饱和判断模块。如图 7 所示，施密特触发器存在高转换点电压 V_{SPL} 和低转换点电压 V_{SPH} 两个临界电压，形成了具有迟滞效应的电压传输曲线。迟滞效应可以避免在滞后电压范围内的噪声干扰。在本文中，施密特触发器输入连接 CTIA 的输出电压端，输出作为采样保持结构的选通开关信号。




图 7　施密特触发器迟滞曲线

2.4　模数转换器和带隙基准

本文采用了 8-bit 逐次逼近式 ADC（Successive Approximation，SAR）作为模拟域输出电压转换接口。SAR ADC 具有低复杂度和低功耗等特性，其原理如图 8 所示。SAR ADC 主要由电容式比较器、SAR 数字逻辑和电阻型 DAC 组成。

SAR ADC 的工作原理为：在第一个时钟周期，S&H 电路对输入电路进行采样，得到采样电压 $V_{S\&H}$。然后将最高有效位设置为 1，其余位为 0，作为预测值；将此时 DAC 电压值与采样电压比较，如

果采样电压大于预测值，当前位置保留 1，反之设置为 0。在下一个时钟周期，SAR 逻辑的下位值为 1，重复这一流程，直到所有位数比较完毕。在这个过程中，DAC 电压会向着 $V_{S\&H}$ 逐次逼近。




图 8 SAR ADC 原理框图

DAC 的精度依赖于电压基准的性能，基准所带来的非理想因素会制约整个 ADC 系统的性能，通常需要基准保持在一个准确的恒定值，不随负载、温度、输入电压和时间发生变化。因此文中设计了如图 9 中所示的电流模式带隙基准（Bandgap Reference，BGR）电路。其中 M7，M8 和 M9 工作在亚阈值区。电流镜比例均为 1∶1 且采用共源共栅结构提高输出阻抗和基准电压电源抑制。




图 9 带隙基准电路图

零温度系数（Zero Temperature Coefficient，ZTC）电压或电流通常由正温度系数电压或电流（Proportional to Absolute Temperature，PTAT）和负温度系数电压或电流相加产生（Complementary to Absolute Temperature，CTAT）。

首先是正温度系数电流，如图 9 所示 Q_1 和 Q_2 工作在不同电流密度下，基极-发射极电压的差值 ΔV_{BE} 与绝对温度成正比，则

$$\Delta V_{BE}=\frac{kT}{q}\ln n \tag{9}$$

正温度系数电流 I_{PTAT} 可以表示为

$$I_{PTAT}=\frac{1}{R_1}\frac{kT}{q}\ln n \tag{10}$$

其中，k 是玻尔兹曼常量，n 为 Q_2 和 Q_1 的比值。根据式(10)可知，I_{PTAT} 是一阶温度系数，它的高阶温度系数可以忽略。

负温度系数电流通常由双极型晶体管的发射极-基极电压 V_{EB} 产生，V_{EB} 可以表示为[10]

$$V_{EB}(T)=V_{G0}-\frac{T}{T_R}[V_{EB}(T_R)-V_{G0}]+(\rho-\theta)V_T\ln(T_R/T) \tag{11}$$

其中，V_{G0} 为趋近 0 K 时的硅带隙电压，T_R 为参考温度，ρ 为与工艺相关的温度常量，θ 为集电极电流与温度关系的阶数。

负温度系数电流与绝对温度成反比，可从式(12)中关系推导得到：

$$V_{EB1}+V_{GS7}=V_{GS9}+I_{D9}R_2 \tag{12}$$

其中，M7 和 M9 均处于亚阈值区，M9 和 M11 的电流相等。则 I_{CTAT} 为

$$I_{CTAT}=\frac{1}{R_2}V_{EB1}+\frac{1}{R_2}\left(mV_T\ln\frac{I_{D7}}{I_{D9}}\right) \tag{13}$$

其中，m 为 MOS 晶体管亚阈值区斜率。将式(11)代入式(13)，则

$$I_{CTAT}=\frac{1}{R_2}\left\{V_{G0}-\frac{\text{First}}{\frac{T}{T_R}[V_{EB}(T_R)-V_{G0}]}+\frac{\text{Higher}}{V_T\left[(\rho-\theta)\ln\frac{T_R}{T}-m\ln\frac{I_{D9}}{I_{D7}}\right]}\right\} \tag{14}$$

调整 M7 和 M9 的电流比值，使 $m\ln(I_{D9}/I_{D7})$ 项和原有高阶项可以相互抵消，I_{CTAT} 与温度线性相关。再调整 R_1 和 R_2，将 I_{CTAT} 和 I_{PTAT} 的一阶项相互抵消，则最终的基准电压 V_{REF} 为

$$V_{REF}=(I_{PTAT}+I_{CTAT})R_3=(R_2/R_3)V_{G0} \tag{15}$$

3 仿真结果

本文中的电路为 5 V CMOS 工艺的数模混合电路，积分时间 t_{int} 为 100 μs，积分电容 C_{int} 为 16 fF。重置电压 V_{rst} 为 0.98 V，饱和电压 V_{sat} 为 3.5 V，其由施密特触发器高转化点电压 V_{SPH} 决定。仿真数据表明带隙基准温度系数为 3.8 ppm/℃，低频电源纹波抑制为 65.5 dB，可为 ADC 提供稳定的偏置。

本文设计的 CMOS 图像传感器大动态范围特性后仿真曲线如图 10 所示，V_{outL} 为模拟域数字输出，V_{outH} 为时间域数字输出，横坐标为光电流，ADC

和计数器均为 8-bit。模拟域可探测光电流范围为 1.56 pA～0.4 nA，时间域可探测光电流范围为 0.4～100 nA，图像传感器的总动态范围可达 96 dB，采用时间域拓展的方式可将原有模拟域的动态范围从 48 dB 拓展到 96 dB。

芯片的版图采用 1P4M 以及 0.35 μm 的最小工艺尺寸进行设计、仿真和流片。图 11 所示为像素部分关键版图，芯片总尺寸为 9.4 mm×2.9 mm。像素线列像素占据了芯片大部分面积，电路由宽电源线和地线包围，以提高芯片的电源均匀性。最外围封装条，其可以防止芯片切割时的机械损伤，以及屏蔽芯片外的干扰。




图 10　动态范围仿真曲线




图 11　关键电路版图

4　结论

本文设计了一种基于时间域的大动态范围 CMOS 图像传感器，借助时间域读出电路拓展了传感器的高输入光强范围，完成了 256×1 线列 CMOS 图像传感器设计和仿真验证。仿真结果表明，芯片可实现边读出边积分功能，以及时间域和模拟域双路全数字同步输出。传感器在低光照下为线性响应，在高光照下为非线性的倒数响应，总动态范围可达到 96 dB。如果进一步增大计数器和 ADC 的分辨率，可更加充分实现文中所设计的图像传感器的动态范围优势，实现更大的动态范围性能。相较于电荷包型大动态范围图像传感器，本文图像传感器不改变原有的积分过程和原理，而是依靠额外的时间域测量电路，易于拓展，为大动态范围 CMOS 图像传感器的研制提供了一条新的技术途径。

参考文献：

[1] Solhusvik J, Kuang J T, Lin Z Q, et al. A comparison of high dynamic range CIS technologies for automotive applications[C]// International Image Sensor Workshop, 2013.

[2] Park J H, Mase M, Kawahito S, et al. A 142 dB dynamic range CMOS image sensor with multiple exposure time signals[C]// 2005 IEEE Asian Solid-State Circuits Conf., 2005: 85-88.

[3] Mase M, Kawahito S, Sasaki M, et al. A wide dynamic range CMOS image sensor with multiple exposure-time signal outputs and 12-bit column-parallel cyclic AD converters[J]. IEEE J. of Solid State Circuits, 2005, 40(12): 2787-2795.

[4] Kavadias S, Dierickx B, Scheffer D, et al. A logarithmic-response CMOS image sensor with on-chip calibration[J]. IEEE J. Solid-State Circuits, 2000(8): 1146-1152.

[5] Vatteroni M, Valdastri P, Sartori A, et al. Linear-logarithmic CMOS pixel with tunable dynamic range[J]. IEEE Trans. on Electron Devices, 2011, 58(4): 1108-1115.

[6] Chou W F, Yeh S F, Chiu C F, et al. A linear-logarithmic CMOS image sensor with pixel-FPN reduction and tunable response curve [J]. IEEE Sensors J., 2014, 14(5): 1625-1632.

[7] 黄张成，黄松垒，张　伟，等. 边积分边读出低噪声红外焦平面读出电路研究[J]. 红外与毫米波学报，2011，30(4)：297-300，304.
Huang Zhangcheng, Huang Songlei, Zhang Wei, et al. Low nosie readout circuit for infrared focal plane array in integration while read[J]. J. Infrared Millim. Waves, 2011, 30(4): 297-300, 304.

[8] 李金洪，邹　梅. 低照度 CMOS 图像传感器设计与实现[J]. 红外与激光工程，2018，47(7)：256-262.
Li Jinhong, Zou Mei. Design and realization of low-light-level CMOS image sensor[J]. Infrared and Laser Engin., 2018, 47(7): 256-262.

[9] Mutlu A A, Rahman M. Two-dimensional analytical model for drain induced barrier lowering (DIBL) in short channel MOSFETs[C]// Proc. of the IEEE Southeastcon Confer. 2000, 2000: 340-344.

[10] Tsividis Y P. Accurate analysis of temperature effects in characteristics with application to bandgap reference sources [J]. IEEE J. of Solid-State Circuits, 1980, 15(6): 1076-1084.

作者简介：

金少雷(1997－)，男，浙江省绍兴市人，硕士研究生，主要从事 CMOS 图像传感器读出电路研究；

陈永平(1963－)，男，博士，研究员，主要研究方向为硅光电探测器技术。