光电器件

DOI：10.16818/j.issn1001－5868.2023010501

640×512-5 μm InGaAs 短波红外焦平面读出电路设计

陆逸凡[1,2,3]，汪鸿祎[1,2,3]，陶文刚[1,2,3,4]，曹嘉晟[1,2,3]，
田　宇[1,2,3,4]，景　松[1,2]，黄松垒[1,2*]，李　雪[1,2*]

（1. 中国科学院上海技术物理研究所 传感技术联合国家重点实验室，上海 200083；
2. 中国科学院上海技术物理研究所 中国科学院红外成像材料与器件重点实验室，上海 200083；
3. 中国科学院大学，北京 100049；4. 上海科技大学，上海 200083）

摘　要： 为了适应第三代红外焦平面高密度、微型化发展方向，设计了一款大面阵小像元低功耗 640×512-5 μm InGaAs 短波红外焦平面读出电路。重点研究了 3T 像素单元简易结构的性能，分析其对芯片暗电流、焦平面噪声的影响，实现了卷帘曝光工作方式、列级缓冲器动态工作以及四通道输出功能。利用可编程增益放大器，实现增益可调以及噪声抑制功能。基于 0.18 μm 3.3 V 标准 CMOS 工艺，在输入时钟频率为 5 MHz 条件下，对小像素单元进行性能分析，阵列窗口进行四通道输出以及线性度仿真。结果表明，电容反馈跨阻放大器（CTIA）输入级偏压变化约 30 mV，工作帧频为 54 Hz，输出摆幅为 1.7 V，最大功耗小于 150 mW，线性度为 99.987%。

关键词： 小像元；红外焦平面阵列；读出电路；CTIA 结构；暗电流

中图分类号： TN402　**文章编号：** 1001－5868(2023)03－0350－06

Design of Readout Circuit Based on 640×512-5 μm InGaAs Shortwave Infrared Focal Plane

LU Yifan[1,2,3], WANG Hongyi[1,2,3], TAO Wengang[1,2,3,4], CAO Jiasheng[1,2,3],
TIAN Yu[1,2,3,4], JING Song[1,2], HUANG Songlei[1,2], LI Xue[1,2]

(1. State Key Lab. of Transducer Technology, Shanghai Institute of Technical Physics, CAS, Shanghai 200083, CHN;
2. Key Lab. of Infrared Imaging Materials and Detectors, Shanghai Institute of Technical Physics, CAS, Shanghai 200083, CHN;
3. University of Chinese Academy of Sciences, Beijing 100049, CHN; 4. Shanghai Tech. University, Shanghai 200083, CHN)

Abstract: In order to adapt to the development direction of high density and minization of the third generation infrared focal plane, a large array small pixel and low power consumption of 640×512-5 μm InGaAs shortwave infrared focal plane readout circuit was designed in this paper. The performance of the simple structure of 3T pixel unit was studied, and its influence on the chip dark current and focal plane noise was analyzed to realize the rolling curtain exposure operation mode, the dynamic operation of column level buffer and the four-channel output function. Programmable gain amplifier was used to achieve gain adjustment and noise suppression. Based on the standard CMOS technology of 0.18 μm 3.3 V, the performance analysis of the small pixel unit and the four-channel output of the array window and the linearity simulation were carried out at the input clock frequency of 5 MHz. The results show that the bias change of the input stage of CTIA is about 30 mV, the working frame frequency is 54 Hz, the output swing is 1.7 V, the maximum power consumption is less than 150 mW, and the linearity is 99.987%.

Key words: small pixel; IRFPA; ROIC; CTIA structure; dark current

收稿日期：2023－01－05.

基金项目：国家自然科学基金项目(62175250)；中国科学院青年创新促进会项目(2020245).

* **通信作者：**黄松垒，李　雪　**E-mail:** huangsl@mail.sitp.ac.cn

0　引言

基于Ⅲ-Ⅴ族 InP/InGaAs 材料体系的短波红外焦平面探测器标准响应波段为 0.9～1.7 μm，处于红外波段的反射波段。相比中长波，短波红外对近室温目标成像具有高的细节分辨能力；相比可见光，具有透烟透雾能力，适用于极端天气；短波红外焦平面探测器凭借其独特的成像特点，在微光夜视、光谱分析、农业、医疗等各领域具有广泛应用。

随着红外技术的发展，红外焦平面探测器朝着小尺寸、高性能、低重量、低功耗和低成本（SWaP^3）方向发展。目前，美国 SUI、Attollo 和日本 Sony 等公司已研制出 5 μm 中心距短波红外 InGaAs 焦平面探测器[1]；而国内 InGaAs 探测器最小像元中心距为 10 μm，最大规模为 2 560×2 048[2]。为了获得更高的空间分辨率或者单个探测器获得更大的视场角（FOV）[3]，我国 InGaAs 焦平面探测器正不断朝着 4k×4k 大面阵、5 μm 小像元中心距方向发展。这对读出电路设计带来诸多挑战，如像素单元电路设计、读出速率、读出噪声、功耗以及可操作性等。针对以上挑战，本文设计了一种 640×512 规模、5 μm 中心距的短波红外焦平面读出电路。

1　读出电路结构

本文基于 0.18 μm 工艺设计了 640×512 规模、中心距为 5 μm 的短波红外焦平面读出电路。整体面阵工作模式为卷帘曝光，采用伪相关双采样的形式，实现信号的有效读出。为了保证系统的可靠性，降低设计复杂度，在整体面阵设计中首先采用基于模拟输出的芯片架构，如图 1 所示，分为模拟信号处理和数字信号时序控制两部分。

模拟信号处理部分包括像素单元阵列、列信号处理电路和输出缓冲电路。其中，像素单元阵列将探测器微弱电流信号转换为电压信号并进行输出；列信号处理电路首先将 640 列信号进行隔离缓冲，接着由可编程增益放大器进行伪相关双采样、可变增益以及噪声抑制，最后通过列缓冲放大器实现输出总线负载与前级电路的隔离；输出缓冲器具有较强的驱动能力，将前级模拟信号传输到后级系统。为了提升大面阵读出电路的帧频，采用 4 通道输出的工作方式。偏置电路为焦平面提供稳定的偏置电压与偏置电流，不直接处理模拟信号。数字控制电路包括行移位寄存器、列移位寄存器和控制信号产生电路等，为整体面阵提供合理的时序控制，实现各个模块协调工作的功能。





图 1　640×512-5 μm 模拟读出电路结构

2　电路设计与分析

2.1　像素单元电路设计

像素单元电路将微弱的电流信号进行积分，转换为电压信号，传输至下一级电路进行输出。在像素单元电路选择时，需考虑探测器的像素面积、满阱容量、功耗、注入效率，以及能否提供稳定的偏压等多种因素。在小像元应用时，目前常见的输入级结构为电容反馈跨阻放大器（CTIA）和直接注入结构（DI），如图 2 所示。



（a）DI　　（b）CTIA

图 2　小像素单元的两种注入结构

DI 结构简单、功耗低、面积小，但是不满足短波红外探测器实际应用需求。InGaAs 探测器光电流较小，在积分过程中，探测器偏压在不断变化，光电流同时对积分电容和分布电阻进行积分，注入效率较低。根据定义，注入效率表示为：

$$\eta=\frac{I_{\mathrm{int}}}{I_{\mathrm{ph}}}=\frac{R_{\mathrm{d}}}{R_{\mathrm{d}}+R_{\mathrm{in}}}=\frac{g_{\mathrm{m}}R_{\mathrm{d}}}{1+g_{\mathrm{m}}R_{\mathrm{d}}} \tag{1}$$

式中，I_{int} 为积分电流，I_{ph} 为光生电流，R_{d} 为探测器内阻，R_{in} 为输入阻抗。

本文采用 CTIA 作为像素单元电路，将积分电容跨接在放大器的输入端和输出端，由于运算放大

器具有高增益特性，探测器偏置电压保持相对恒定，使得光电流只对积分电容积分，从而实现高注入效率。传统 CTIA 电路由差分运算放大器和积分电容构成，放大器结构通常包括 5～9 个晶体管，占用较大的版图面积[4]，对 5 μm 像元版图布局产生较大影响。因此，对传统像元电路进行改进，采用单端输入放大器进行替换，负载由 NMOS 共源共栅电流源构成，如图 3 所示。




图 3 改进后像素单元电路

对于 CTIA 输入端 V_d 可以写出：

$$I_{ph}(s)+V_d(s)((1-A)C_{int}+C_{pd})s=0 \quad (2)$$

式中，C_{int} 表示积分电压，C_{pd} 为光电二极管寄生电容，A 为运算放大器开环增益。因此，运算放大器输出电压 V_o 为：

$$V_o=\frac{1}{C_{int}\left(1-\left(1+\frac{C_{pd}}{C_{int}}\right)\frac{1}{A}\right)s}\int I_{pd}\,dt \quad (3)$$

当 $|A|>50$ dB 时，$|A|\gg C_{pd}/C_{int}>1$，输出端电压 V_o 近似可以写成：

$$V_o\approx\frac{1}{C_{int}}\int I_{pd}\,dt \quad (4)$$

为保证像素单元对微弱电流信号的读取能力以及考虑像元的版图布局，所以采用约 5 fF 小积分电容。当开环增益达到 50 dB，通过上述公式，像素单元注入效率几乎为 100%。

2.2 列级信号处理电路

2.2.1 隔离缓冲器设计

本系统像素单元采用 5 μm 中心距，故整体面阵的行、列总线长度超过 2 500 μm，总线与衬底形成寄生电容 C_c。若列输入总线与列处理信号模块直接连接，当行选信号 S_2 导通时，寄生电容 C_c 与采样电容 C_s 形成电荷共享，影响采样结果，如图 4 所示。因此，在两个模块之间加入隔离缓冲器，减小寄生电容 C_c 对后级电路影响，同时为后级电路提供驱动能力。




图 4 列输入总线与列处理信号模块直接耦合

传统红外焦平面读出电路，列运放大多采用源极跟随器（Source Follower，SF）结构。SF 结构简单、驱动能力强、输出阻抗低，但是以牺牲电压裕度和引入非线性为代价。为了提高隔离缓冲器性能，采用单位增益负反馈放大器，如图 5 所示，能够有效解决输入输出之间直流电平移位问题。





图 5 隔离缓冲器


2.2.2 可编程增益放大器设计

在不同背景辐射下，InGaAs 光敏元产生的电流强弱不同，经过像元内部光电转换，输出电压相差很大。在不改变积分时间以及帧频的条件下，为了实现微弱信号的探测以及消除 FPN 噪声影响，在列级总线上设计了可编程增益放大器（Programmable Gain Amplifier，PGA），实现自身增益可调以及噪声抑制的功能。PGA 利用开关电容反馈的形式，调节输入电容 C_{in} 和跨导电容 C_f 比值，实现 0，2.49，6.02 和 12.04 dB 四档增益选择，如图 6 所示。

图 6(b)为 PGA 工作时序。SEL(i)信号为行选通信号，在行选通信号为低电平时，对该行的积分电压和复位电压进行输出；REST(i)为第 i 行像素单元的复位信号；COL_RST 为 PGA 的复位信号，实现跨导电容 C_f 内的电荷清零；COL(j)为完成第 j 列信号的输出。




(a) 电路



(b) 工作时序

图 6　可编程增益放大器

如图 7 所示，为了简化分析，忽略增益调节部分，电路分为采样与放大两种模式。当 COL_RST 为低电平时，复位管闭合，像素单元积分电压经过隔离缓冲器后输入 PGA，其值为 V_{IN1}，进入图 7(b)中的采样模式；当 COL_RST(i)为高电平时，复位管断开，像素单元复位电压经隔离缓冲器后输入 PGA，其值为 V_{IN2}，进入图 7(c)中的放大模式。假设采用理想运放，根据电荷守恒原理，输出电压为：



(a) 简化电路　　(b) 采样模式　　(c) 放大模式

图 7　可编程放大器等效电路

$$V_{out}=\frac{C_0}{C_1}(V_{IN1}-V_{IN2})+V_{REF} \tag{5}$$

2.2.3　列输出缓冲器设计

列输出缓冲器位于列处理信号末端，用于驱动整个输出总线，防止因输出总线负载的变化而造成对可编程增益放大器的影响。若 640 列输出缓冲器一直保持工作状态，将消耗较大功耗。通过调整时序电路，使其动态工作，只在选通时保持驱动能力，可以有效降低 640 列输出缓冲器整体功耗[5]。




图 8　列输出缓冲器结构

列输出缓冲器结构如图 8 所示，M_1～M_6 构成非对称五管运放，其中 M_5 和 M_6 管为双尾电流源，V_{B1} 和 V_{B2} 为其提供偏置电压，控制电流大小。M_5 管弱偏置，提供较小电流。M_6 管由列选信号 LSEL(i)控制，为缓冲器提供大偏置电流。采用非对称结构，因其工作在单位增益负反馈形式，减少非线性带来的影响。

其中，CLK 为时钟信号，LSEL(i)为第 i 列的选通信号。列选通信号为一个时钟周期，前半个时钟周期 M_6 导通，工作在大电流模式，用于建立信号。后半个时钟周期，完成列级信号输出。采用四通道输出，相邻四列同时选通，后四列与前四列选通时间差半个时钟周期，如图 9 所示。




图 9　四通道输出的工作时序

2.3　输出缓冲器设计

为了实现探测器信号的高速输出，采用交叉耦合对正反馈运放作为输出缓冲器，其具有宽摆幅、大增益带宽等优点，如图 10 所示。输出级采用推挽结构，与有源负载相比，大大提高摆率。同时，负载增加 M_5 和 M_6 构成交叉耦合对，形成局部正反馈，提高驱动速度。

M_5 和 M_6 管对地呈现负阻特性，分别为 −1/

g_{m5}，$-1/g_{m6}$。所以，OTA 负载阻抗增加 $1/(g_{m3,4}-g_{m5,6})$，可同时提高放大器的增益与带宽。其中，$M_{3,4}$ 与 $M_{5,6}$ 的宽长比为 3∶1，避免 $g_{m5,6} > g_{m3,4}$，导致出现右半平面极点，造成不收敛的情况[6]。




图 10 用于输出缓冲器的 OTA

3 仿真结果与分析

在输入时钟频率为 5 MHz，可编程增益放大器为 0 dB 的卷帘曝光工作模式条件下，分别完成小像元电路性能分析和 128×4 小面阵进行四通道输出仿真，分析其多路输出功能及线性度。

3.1 像元电路性能分析

理想 InGaAs 器件暗电流与偏压测试成指数关系，图 11 为自研 5 μm InGaAs 芯片 *IV* 曲线，零偏时，暗电流密度约为 4 nA/cm^2。受像元面积 5 μm×5 μm 的限制，CTIA 运放只能采用结构简单的单边运放，在积分电容对电流积分时，反馈到光敏芯片偏置电压 V_d 产生变化。对像元电路积分过程，在 *tt*，*ss* 和 *ff* 不同工艺角下进行仿真，光敏芯片反向偏压分别改变 26，28 和 23 mV。

信噪比是焦平面探测器核心指标，降低噪声，对提高成像质量至关重要。光敏芯片噪声主要来源为散粒噪声，读出电路噪声主要来源耦合噪声，其表达式分别为[7]：

$$V_{out,shot}=\sqrt{\frac{q(I_c+I_{dc})}{C_{int}^2}T_{int}} \tag{6}$$

$$V_{out,shot}=\sqrt{\frac{2\alpha KT(C_{int}+C_d)^2}{C_{int}(C_LC_{int}+C_LC_d+C_dC_{int})}} \tag{7}$$

式中，I_c 为光敏芯片光生电流，I_d 为暗电流，α 为过剩噪声因子，C_L 为负载电容，C_d 为探测器电容。





图 11 InGaAs 暗电流与偏压关系

通过光敏芯片暗电流测试与理论仿真分析，反向偏压约为 30 mV，暗电流密度约为 21.6 nA/cm^2，其暗电流增加 5 倍，散粒噪声增加 2 倍。像元电路负载电容 C_L 为寄生电容，图 12(a)为耦合噪声与负载电容关系，当负载电容增加到 40 fF 时，耦合噪声降为 1/2。后续可采用先进工艺，缩小其他 MOS 管面积，留出更多面积来增加负载电容，以改善噪声性能。图 12(b)为耦合噪声与探测器电容 C_d 关系，在光敏芯片材料选型、器件研制时，适当减小探测器结电容，降低耦合噪声。




(a) 与负载电容 C_L 关系 (b) 与探测器电容 C_d 关系


图 12 小像元光敏芯片测试与电路性能仿真

3.2 时序驱动电路仿真

时序驱动电路是整个焦平面系统的控制核心，主要产生模拟电路所需要的开关控制信号。由仿真结果可知，在卷帘工作模式下，图 13(a)完成 4 行信号的逐行选择与逐行复位；在 4 通道输出模式下，图 13(b)完成每行像素的伪相关双采样，列级信号的建立以及实现以 4 列为单位的高速串行输出。通过对数字电路仿真，其周期、占空比和延迟均符合设计要求。



(a) 行控制信号仿真




(b) 列控制信号仿真


图 13　时序驱动电路仿真结果

3.3　线性度仿真

为了提高仿真效率，搭建 128×4 小面阵对电路性能进行仿真分析。探测器阵列第一行激励电流设置为 7～112 pA 和 112～7 pA 等差变化值仅对其中 32 列进行读出，图 14(a)为通道 A 输出。结果表明，其输出摆幅为 1.7 V，输出电压随电流增大而增大，具有良好线性关系。根据拟合结果，其线性度为 99.987%。



(a) 输出结果



(b) 线性度仿真

图 14　128×4 小面阵仿真结果

4　结论

本文设计了一款 640×512-5 μm 红外焦平面读出电路。在像素单元中，采用改进型 CTIA 结构，提高注入效率。通过可编程增益放大器实现增益可调与噪声抑制。列缓冲输出时序由数字电路控制，实现动态工作，降低列级功耗。经过验证，电路具备卷帘曝光与四通道输出工作时序，为小像元电路提供良好偏压，拥有较大输出范围和高输出线性度。通过本次设计的读出电路作为技术铺垫，为后续更大面阵小像元读出电路设计奠定良好基础。

参考文献：

[1] MacDougal M, Hood A, Geske J, et al. Small pixel VGA SWIR cameras for laser sensing (Conference Presentation)[J]. Proc. of SPIE, 2020, 11407: 1140703.

[2] 李　雪, 龚海梅, 邵秀梅, 等. 短波红外 InGaAs 焦平面研究进展[J]. 红外与毫米波学报, 2022, 41(1): 129-138.
Li Xue, Gong Haimei, Shao Xiumei, et al. Developments of short-wave infrared InGaAs focal plane detector[J]. Infrared Millim. Waves, 2022, 41(1): 129-138.

[3] 白丕绩, 姚立斌. 第三代红外焦平面探测器读出电路[J]. 红外技术, 2015, 37(2): 89-96.
Bai Piji, Yao Libin. Read out intergrated circuit for third-generation infrared focal plane detector[J]. Infrared Technol., 2015, 37(2): 89-96.

[4] 李金洪, 邹　梅. 低照度 CMOS 图像传感器设计与实现[J]. 红外与激光工程, 2018, 47(7): 256-262.
Li Jinhong, Zou Mei. Design and realization of low-light-level CMOS image sensor[J]. Infrared and Laser Engin., 2018, 47(7): 256-262.

[5] 刘　琦, 夏晓娟, 徐　申, 等. 640×512-25 μm 多功能红外读出电路设计[J]. 航空兵器, 2019, 26(2): 90-95.
Liu Qi, Xia Xiaojuan, Xu Shen, et al. Design of 640×512-25 μm multi-function infrared readout circuit [J]. Aero Weaponry, 2019, 26(2): 90-95.

[6] 王　一. 双模式红外焦平面 ROIC 设计[D]. 南京：东南大学, 2020.
Wang Yi. Design of ROIC with dual mode infrared focal plane [D]. Nanjing: Southeast University, 2020.

[7] 于春蕾. 低噪声近红外 InGaAs 焦平面探测器研究[D]. 上海：中国科学院大学(中国科学院上海技术物理研究所), 2019.
Yu Chunlei. Study on low noise near-infrared InGaAs focal plane detectors[D]. Shanghai: University of Chinese Academy of Sciences (Shanghai Institute of Technical Physics, Chinese Academy of Sciences), 2019.

作者简介：

陆逸凡(1998－)，男，江苏省扬州市人，硕士研究生，主要研究方向为红外焦平面读出电路设计；

黄松垒(1984－)，男，福建省莆田市人，博士，副研究员，从事超大规模集成电路设计方向的研究；

李　雪(1976－)，女，辽宁省锦州市人，博士，研究员，研究方向为红外传感器。